CPU コアから独立した各ペリフェラル（CIP: Core Independent Peripheral）により、スマートな相互接続で高速システム応答を実現します。柔軟な帰還ループをハードウェアで構成可能なため、同機能をソフトウェアで実装するよりも RAM やフラッシュメモリ使用量を大幅に削減が可能。